MPEG2编码复用器中的FPGA逻辑设计秤盘
2022-07-01 16:20:35 骏友五金网
MPEG-2编码复用器中的FPGA逻辑设计
MPEG-2编码复用器中的FPGA逻辑设计 2011： MPEG-2编码复用器主要由DSP（数字信号处理器）和FPGA两大部分组成。其中,DSP作为整个系统的主控单元,而FPGA则完成相应的辅助逻辑功能。用FPGA实现的编码复用器,具有设计,升级都非常方便,快速的特点,提高了工作效率。 FPGA芯片简介 编码复用器中所使用的FPGA芯片是美国Altera公司生产的FLEX10K50V。 Flex10K系列是Altera公司在FLEX8000系列基础上发展起来的一种新型器件。它的结构的主要特点除了主要的逻辑阵列块(LAB)之外,首次采用了嵌入阵列块(EAB)。 FLEX10K50V的主要特性指标为: ●逻辑门数目为50,000门; ●最大I/O引脚数为274个; ●提供-1,-2,-3,-4四种速度级别; ●触发器数目为3,184个; ●LE(Logic Element,逻辑单元)数目为2,880个; ●总的RAM为20,480bits。MAX+ PLUS II开发工具 MAX+ PLUS II是开发Altera公司FPGA产品(包括MAX系列和FLEX系列)的软件工具包。利用MAX+ PLUS II提供的设计环境和设计工具,可以灵活高效地完成各种数字电路设计。在MAX+ PLUS II的设计环境下, FPGA的整个设计流程如图1所示: 1. MAX+ PLUS II的设计输入可以有三种方式,即图形输入,文本输入和波形输入。此外,符号编辑器用于编辑用户自己的模块符号。需要说明的是: 在本系统中,我们使用AHDL(Altera，HDL) 语言作为文本输入方式。 2. 设计实现即在FPGA器件内物理地实现所需地逻辑.这个过程由MAX+ PLUS II中的核心部分编译器完成。它依据设计输入文件自动生成用于器件编程、波形仿真、延时分析等所需的数据文件。 3. 设计仿真是由仿真器和时延分析器利用编译器产生的数据文件，自动完成逻辑功能仿真和延时特性仿真。通过仿真,发现设计中的错误与不足,对设计输入进行修改和完善,最终达到设计要求。 4. 在仿真结果正确以后,就可以进行器件编程,即通过编程器(Programmer)将设计文件下载到FPGA芯片中,在实际芯片中进行实际信号的时序验证,就芯片的实际运行性能进行系统测试。复用器中的FPGA逻辑设计 在MPEG-2编码复用器中,FPGA所实现的逻辑功能主要是: (1)系统上电后,完成对其他器件(如DSP、、FIFO)的复位; (2)响应系统主控单元DSP的指令,从相应的输入FIFO中读取TS流数据,做并串变换后传输至DSP的串行输入口; (3)由于复用器必须对进入该系统的数据传送流(TS流)中的程 序参考时钟域(PCR域)中的数值进行补偿计数.因此,FPGA还需要完成: a.在复用器的数据传送流输入端检测PCR域并纪录PCR域初值; b.在复用器的数据传送流输出端检测PCR域并将经过补偿计数后的PCR的新值 装载进PCR域； (4)其他一些逻辑。 1、输入输出FIFO的复位模块 输入输出FIFO复位模块较为简单.它由文本输入方式实现,内部主要由计数器和D触发器组成。它对电路的控制主要包括:整个系统上电后,主控单元DSP通过I/O端口向FPGA发出FIFO复位的指令, FPGA通过地址译码,产生RSFIFO信号.RSFIFO作为计数器内部的清0端信号,CLK38(全局时钟信号)作为计数器的时钟信号,并引导计数器开始计数。计数器计数到一定数值时,再连通D触发器先后产生RESET(输入输出FIFO复位信号)以及FO_ENA(输出FIFO读允许信号),完成了FIFO复位模块的逻辑时序. 2、并/串转换模块 图3是并串模块的上层图。其I/O引脚情况见表1：表1 并/串转换模块I/O引管脚说明管脚名称管脚功能CLK38并串模块工作时钟HF输入FIFO半满信号Q[8...0]TS流并行数据信号P——CLKTS流串行数据包同步信号S——DATATS流串行数据信号S——CLKTS流串行数据时钟信号FIFO——R——CLK输入FIFO读时钟信号CLK——CONTROL输入FIFO读时钟控制信号 由于MAX+PLUSII的老式宏函数中只提供了作4、5、8位和16位并串变换的移位寄存器 ,而此处系统完成的是9位并串变换(8位数据位加1位包同步位),因此必须自己编写tdf文件,而不能直接调用宏函数。具体的功能实现为： 选择使用9个D触发器，将它们相互连通组成9位的移位寄存器。一旦产生输入FIFO的半满信号（HF），模块开始工作，将输入FIFO中的9位